事件：华为半导体负责人何庭波在中科院科技论文预发布平台ChinaXiv，再次发布相关论文《Huawei’s τ Chip Was Supposed to Melt?》，提到热量是韬定律最棘手的隐忧，而麒麟芯片实测结果，颠覆了这一质疑。麒麟2026的芯片晶体管密度从约每平方毫米1.55亿提升到2.38亿个，跃升55%；在相同性能下，NPU功耗下降66%，GPU下降58%，CPU性能核心下降41%。原因是在芯片内部，能量的主要消耗并非来自计算本身，而是来自数据传输。


韬定律V2（第二篇论文）关于液冷散热的真实结论：


论文完全没有得出“液冷散热不重要”的结论，市场这个说法属于误读、自媒体过度演绎。


论文原文真实观点：


1.V1版本几乎没谈热管理；V2专门新增散热章节，反而承认逻辑折叠3D堆叠会带来更严峻的散热挑战：多层垂直堆叠后，上层芯片遮挡下层散热通路，热流密度上升，散热是架构的核心瓶颈之一。


2.给出芯片设计端解法：热感知分区布局


在EDA布图阶段，把高功耗计算模块在垂直方向错开堆叠，不让多个高热模块上下叠在一起，从源头避免热点叠加；同时逻辑折叠缩短走线RC损耗，同等性能下整体芯片功耗、功率密度小幅下降（移动端实测功率密度仅比基线高5.6%）。


论文明确写清楚：该手段只能缓解热压力，不能根治堆叠散热难题，层数继续提高，热约束会限制可折叠电路规模，散热依旧是硬约束。


3.区分移动端和AI算力两大场景


- 手机移动端（麒麟2026）：通过架构优化把功率密度控制住，不需要强制上液冷，传统散热方案尚可hold住；


- AI服务器、高密度智算场景：论文路线图明确，未来多层逻辑折叠AI芯片，热流密度会大幅抬升，液冷依旧是必需基础设施，没有否定液冷价值。


市场流传“液冷不重要”错在哪？


1.断章取义：拿手机端功率密度可控的实测结果，直接外推到AI服务器，误以为全部场景都不需要液冷；


2.混淆两个层级：


- 芯片内部热优化（热感知布局）：属于芯片设计，降低发热源头；


- 整机机柜液冷：属于系统散热基础设施。


韬定律V2做的是降低源头发热压力，不是消灭散热需求。高密度AI算力场景，芯片内部再优化，整机层面依然依赖液冷、金刚石热沉等散热手段。


简单总结


1.移动端逻辑折叠芯片，架构优化后热压力可控，不用液冷；


2.AI智算高密度堆叠芯片，论文确认散热仍是重大瓶颈，液冷依旧是刚需，没有被替代；


3.“韬定律第二篇得出液冷散热不重要”是二级市场自媒体误读，不是论文原文结论。


hw论文解析：


1、26-35年，ai硬件集成度上涨100倍，hw“韬定律”路径，单位平方毫米承载4亿晶体管（大概对应1.4nm）


2、2.5d 不是重点，3d堆叠才是最优解。互联线路不再局限于芯片周长，而是表面面积都可互联。


3、理想状态：Ratio (混合键合间距 / 顶层金属间距比值)最好 < 3 (理想状态 ≈ 1)。


4、hw 实测混合键合间距达到1.5微米； TSV焊盘仅位于顶层金属下方一级； 3D制造良率接近100%。


点评： hw秀了一把3d堆叠的精度。


核心技术：


1、tsv 2.5D：1）芯片平铺在一块大硅中介层（Interposer）上 2）互连：微凸点→中介层TSV→基板互连方向：横向为主 3）tsv：TSV只在中介层里，用来从顶层穿到底层，孔大！


2、3D：1）芯片直接上下堆叠（Die-on-Die）互连：直接键合（Hybrid Bonding）+ 硅通孔TSV 互连方向：纵向为主。 2）tsv：TSV直接穿芯片本身（晶圆级TSV）孔径小、密度极高、必须ALD超薄侧壁绝缘难度大、良率要求极高！


结论： 利好几乎所有国产半导体设备！中芯国际，北方华创，中微公司，拓荆科技，精测电子等最有变化的部分，2.5d 到3d变化。tsv！


ALD ：拓荆科技，北方华创，新凯莱（富创精密 /美利信）！


重点：ALD AlO是键合界面的“核心绝缘膜”——没有它，Cu焊盘会短路、扩散、键合不牢，3D堆叠就做不了。


免责声明：本网站提供的所有数据及资讯（包括第三方机构提供的信息）仅作交流学习及参考用途，不构成任何投资建议或交易要约‌。